**Лабораторна робота №5**

з курсу “Архітектура обчислювальних систем та комп’ютерна схемотехніка”

Виконав:

Студент групи ПМі-12

Козій Дем’ян

**Тема:** Побудова і дослідження регістрових схем.

**Мета:** З використанням можливостей пакета EWB побудувати логічні схеми регістрових схем на базі тригерних елементів пам’яті. Перевірити роботу схем та створити макроелементи кожної схеми.

**Хід виконання роботи:**

**Дослідження чотирирозрядного регістра паралельної дії**

Паралельний регістр призначений для одночасного запису, зберігання та видачі багаторозрядних двійкових кодів. У синтезованій схемі використано чотири D-тригери. Їхні входи синхронізації (C) об'єднані в одну загальну лінію, що забезпечує одночасне спрацьовування всіх елементів.

Запис інформації зі входів D0, D1, D2, D3 на виходи Q0, Q1, Q2, Q3 відбувається паралельно за один тактовий імпульс. Завдяки цьому Р-регістри відрізняються найвищою швидкодією серед пристроїв цього класу.




**Таблиця станів паралельного регістра**

| C | D3 | D2 | D1 | D0 | Q3 | Q2 | Q1 | Q0 |
|---|---|---|---|---|---|---|---|---|
| 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 |
| 0 | X | X | X | X | Без змін | | | |

**Дослідження чотирирозрядного регістра послідовної дії**

Послідовний (зсувний) регістр здійснює прийом та видачу інформації побітово, розтягуючи цей процес у часі. Схема побудована у вигляді послідовного ланцюжка D-тригерів: прямий вихід Q попереднього тригера підключається до інформаційного входу D наступного. З кожним активним перепадом тактового імпульсу на спільному вході синхронізації (C), логічний стан кожного тригера зсувається на один розряд праворуч. Для того, щоб повністю записати або зчитати 4-розрядне слово, схемі необхідно рівно 4 такти синхронізації.




**Таблиця станів зсувного регістра**

| C | D | Q3 | Q2 | Q1 | Q0 |
|---|---|---|---|---|---|
| 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 0 | 1 |
| 0 | X | Без змін | | | |

**Висновок**

Під час виконання лабораторної роботи в середовищі моделювання Electronics Workbench (EWB) було успішно синтезовано та досліджено логічні схеми чотирирозрядних регістрів паралельної та послідовної дії.

За результатами покрокового тестування (STEP) та аналізу часових діаграм було практично підтверджено:

1. **Регістр паралельної дії (P-регістр)** здійснює запис повного n-розрядного слова синхронно за один такт. Він є найшвидшим типом пам'яті для паралельного обміну даними, хоча й вимагає більшої кількості ліній зв'язку для інформаційних входів.
2. **Регістр послідовної дії (S-регістр)** надійно виконує функцію зсуву інформації на один розряд з кожним новим імпульсом синхронізації. Було наочно продемонстровано, що для повного завантаження 4-бітного слова цій схемі потрібно 4 такти. Це знижує загальну швидкодію порівняно з паралельним регістром, проте дозволяє здійснювати перетворення послідовного коду в паралельний та суттєво економить кількість ліній зв'язку.